Aféierung fir PCIe 5.0 Spezifikatioune

• Aféierung fir PCIe 5.0 Spezifikatioune

D'PCIe 4.0 Spezifizéierung gouf am 2017 ofgeschloss, awer et gouf net vun de Konsumentplattformen ënnerstëtzt bis d'AMD's 7nm Rydragon 3000 Serie, a virdru nëmmen Produkter wéi Supercomputing, Enterprise-Klass High-Speed-Speicherung, an Netzwierkapparater benotzt PCIe 4.0 Technologie.Och wann d'PCIe 4.0 Technologie nach net op enger grousser Skala applizéiert gouf, huet d'PCI-SIG Organisatioun laang e méi séier PCIe 5.0 entwéckelt, d'Signalrate ass verduebelt vun der aktueller 16GT / s op 32GT / s, d'Bandbreedung kann 128GB / erreechen s, an d'Versioun 0.9 / 1.0 Spezifizéierung ass ofgeschloss.v0.7 Versioun vum PCIe 6.0 Standard Text gouf u Memberen geschéckt, an d'Entwécklung vum Standard ass op der Streck.D'Pin-Taux vum PCIe 6.0 ass op 64 GT / s erhéicht ginn, wat 8 Mol dee vum PCIe 3.0 ass, an d'Bandbreedung an x16 Kanäl kann méi grouss sinn wéi 256GB / s.An anere Wierder, déi aktuell Geschwindegkeet vum PCIe 3.0 x8 erfuerdert nëmmen ee PCIe 6.0 Kanal fir z'erreechen.Wat v0.7 betrëfft, huet PCIe 6.0 déi meescht vun de Features erreecht, déi ursprénglech ugekënnegt goufen, awer de Stroumverbrauch ass nach ëmmer weider verbessertd, an de Standard huet de L0p Kraaftkonfiguratiounsausrüstung nei agefouert.Natierlech, no der Ukënnegung am Joer 2021, kann PCIe 6.0 fréistens am Joer 2023 oder 2024 kommerziell verfügbar sinn.Zum Beispill, PCIe 5.0 gouf am Joer 2019 guttgeheescht, an et ass nëmmen elo datt et Uwendungsfäll sinn

Am Verglach mat de fréiere Standardspezifikatioune koumen PCIe 4.0 Spezifikatioune relativ spéit.PCIe 3.0 Spezifikatioune goufen 2010 agefouert, 7 Joer no der Aféierung vum PCIe 4.0, sou datt d'Liewen vun de PCIe 4.0 Spezifikatioune kuerz ka sinn.Besonnesch hunn e puer Ubidder ugefaang PCIe 5.0 PHY kierperlech Layer-Geräter ze designen.

D'PCI-SIG Organisatioun erwaart datt déi zwee Standarde fir eng Zäit zesumme existéieren, an PCIe 5.0 gëtt haaptsächlech fir High-Performance-Geräter mat méi héijen Duerchgangsfuerderunge benotzt, sou wéi Gpus fir AI, Netzwierkapparater, a sou weider, wat heescht datt PCIe 5.0 ass méi wahrscheinlech am Rechenzentrum, Netzwierk an HPC Ëmfeld ze erschéngen.Apparater mat manner Bandbreedungsfuerderungen, wéi Desktops, kënne PCIe 4.0 benotzen.

Fir PCIe 5.0 ass d'Signalrate vu PCIe 4.0's 16GT / s op 32GT / s erhéicht ginn, nach ëmmer mat 128/130 Kodéierung, an d'x16 Bandbreedung gouf vu 64GB / s op 128GB / s erhéicht.

Nieft der Verdueblung vun der Bandbreedung bréngt PCIe 5.0 aner Ännerungen, ännert den elektresche Design fir d'Signalintegritéit ze verbesseren, d'Réckkompatibilitéit mat PCIe a méi.Zousätzlech ass PCIe 5.0 mat neie Standarden entworf ginn, déi d'Latenz an d'Signalattenuatioun iwwer laang Distanzen reduzéieren.

D'PCI-SIG Organisatioun erwaart d'1.0 Versioun vun der Spezifizéierung am Q1 dëst Joer ze kompletéieren, awer si kënnen Standarden entwéckelen, awer si kënnen net kontrolléieren wann den Terminalapparat op de Maart agefouert gëtt, an et gëtt erwaart datt den éischte PCIe 5.0 Apparater wäerten dëst Joer debutéieren, a méi Produkter erschéngen am 2020. Allerdéngs huet de Besoin fir méi héich Geschwindegkeet de Standardkierper gefrot fir déi nächst Generatioun vu PCI Express ze definéieren.D'Zil vum PCIe 5.0 ass d'Geschwindegkeet vum Standard an der kuerst méiglecher Zäit ze erhéijen.Dofir ass PCIe 5.0 entwéckelt fir einfach d'Geschwindegkeet op de PCIe 4.0 Standard ze erhéijen ouni aner bedeitend nei Features.

Zum Beispill, PCIe 5.0 ënnerstëtzt net PAM 4 Signaler an enthält nëmmen déi nei Fonctiounen déi néideg sinn fir de PCIe Standard z'erméiglechen fir 32 GT / s an der kuerzer Zäit z'ënnerstëtzen.

Hardware Erausfuerderungen

Déi grouss Erausfuerderung bei der Virbereedung vun engem Produkt fir PCI Express 5.0 z'ënnerstëtzen ass mat der Kanallängt verbonnen.Wat méi séier d'Signalrate ass, wat méi héich ass d'Trägerfrequenz vum Signal iwwer de PC Board.Zwou Aarte vu kierperleche Schued limitéieren d'Ausmooss wéi d'Ingenieuren PCIe Signaler kënne propagéieren:

· 1. Attenuatioun vum Kanal

· 2. Reflexiounen, déi am Kanal optrieden wéinst Impedanzdiskontinuitéiten an Pins, Stecker, duerch Lächer an aner Strukturen.

D'PCIe 5.0 Spezifizéierung benotzt Kanäl mat -36dB Dämpfung bei 16 GHz.D'Frequenz 16 GHz representéiert d'Nyquist Frequenz fir 32 GT / s digital Signaler.Zum Beispill, wann de PCIe5.0 Signal ufänkt, kann et eng typesch Peak-to-Peak Spannung vun 800 mV hunn.Wéi och ëmmer, nodeems Dir duerch de recommandéierten -36dB Kanal passéiert, ass all Ähnlechkeet mat engem oppene Auge verluer.Nëmmen duerch Sender-baséiert Ausgläichung (de-accentuéieren) an Empfängerausgläichung (eng Kombinatioun vu CTLE an DFE) kann de PCIe5.0 Signal duerch de Systemkanal passéieren a präzis vum Empfänger interpretéiert ginn.Déi minimal erwaart Auge Héicht vun engem PCIe 5.0 Signal ass 10mV (Post-Equaliséierung).Och mat engem bal perfekt Low-Jitter Sender, reduzéiert bedeitend Dämpfung vum Kanal d'Signalamplitude op de Punkt wou all aner Zort vu Signalschued verursaacht duerch Reflexioun a Crosstalk zougemaach ka ginn fir d'Aen ze restauréieren.